文献
J-GLOBAL ID:202202277588670556   整理番号:22A1100887

容量結合効果を用いた空乏モードインジウム-ガリウム-亜鉛オキシド薄膜トランジスタに基づくゲート駆動回路【JST・京大機械翻訳】

Gate Driver Circuit Based on Depletion-Mode Indium-Gallium-Zinc Oxide Thin-Film Transistors Using Capacitive Coupling Effect
著者 (8件):
資料名:
巻: 69  号:ページ: 1864-1869  発行年: 2022年 
JST資料番号: C0222A  ISSN: 0018-9383  CODEN: IETDAI  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本論文は,非晶質酸化インジウムスズ(a-IGZO)薄膜トランジスタ(TFTs)に基づく高信頼ゲートドライバ回路を提案した。提案した回路は,TFT構造の代わりに容量結合効果を用いて,低電圧レベルで出力TFTsの制御ノード(Qノード)を維持するために追加のブーストダウン構造を採用した。その結果,提案した回路は,-3Vの閾値電圧(V_TH)を有する空乏モードTFTsに対して安定な動作を示した。ブーストダウン構造は,連続劣化TFTsを除去することによりQノードから低レベル電圧ノードへの電流フローを低減するので,動作信頼性を改善した。Qノードに接続したTFTs上のドレインインピーダンス源電圧(V_DS)応力は,ブートストラップ中のQノードからこれらのTFTを分離することにより減少した。Qノードブートストラップ中のV_DS値は44.3から27.3Vに減少した。プルダウンTFTを,バイアス応力に対する信頼性を確保するために,50%のデューティ比で動作するように設計した。出力ノードは,残りの50%の間,次の段階でQノード放電TFTによって排出された。従って,出力ノードは100%の全デューティ比で放電された。提案した回路は,V_THが-3から9Vに変化するシフトレジスタとして安定して動作した。その結果,容量結合効果を用いて,提案した回路は,空乏モードおよび増強モードa-IGZO TFTsによる信頼性のある動作を示した。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (1件):
分類
JSTが定めた文献の分類名称とコードです
トランジスタ 

前のページに戻る