文献

J-GLOBAL ID：202202280006156341   整理番号：22A0554354

ナノスケールでの確率的近似計算:データ構造からメモリまで【JST・京大機械翻訳】

Probabilistic Approximate Computing at Nanoscales: From data structures to memories

著者 (4件)： Liu Shanshan (Northeastern University, Boston, Massachusetts, USA) ,  Reviriego Pedro (Universidad Carlos III de Madrid, Legane ́s, Madrid, Spain) ,  Junsangsri Pilin (Wentworth Institute of Technology, Boston, Massachusetts, USA) ,  Lombardi Fabrizio (New president of Northeastern University, Boston, Massachusetts, USA)
資料名： IEEE Nanotechnology Magazine  (IEEE Nanotechnology Magazine)
巻： 16  号： 1  ページ： 16-24  発行年： 2022年 
JST資料番号： W2236A  ISSN： 1932-4510  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： CMOS技術スケーリングの減速は,ナノスケール計算システムにおける将来の性能改善のために,アーキテクチャとアルゴリズムを置いた。アルゴリズムレベルでの2つの有望なアプローチは,ハードウェア実装の複雑性を低減するための結果における小さな偏差への適用の許容度を用いる近似計算(AC)と確率的データ構造(PDS)である。ACは,数値データを処理し,近似的(または不正確な)低レベル算術演算に頼るアプリケーションに焦点を合わせる。その代りに,PDSはカテゴリーデータを目標とし,全ての操作が正確であっても,確率的偏差を導入する共有データ構造とその他の高レベル単純化に依存する。ACとPDSの両者は,いくつかのアプリケーションでコストを劇的に減らすことができるが,それらは,アプリケーションドメイン,抽象レベル,および研究コミュニティにおいて,これまで完全に切り離されている。本論文では,確率的近似計算(PAC)を導入し,ナノスケールメモリ技術で実装するとき,データ構造とハードウェアの実装複雑性を減らすために,小さな偏差に対するアプリケーション耐性を使用する新しいパラダイムである。その目標は,ACと確率的技法の両者が効率を改善するために相乗的方法で使用されるデータ構造を持ち,一方,許容可能なマージン内で偏差を保つことである。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： アルゴリズム ,  *記憶装置 ,  簡素化 ,  計算機システム ,  *データ構造 ,  コミュニティ ,  演算 ,  確率近似 ,  応用プログラム ,  電子技術 ,  ハードウェア ,  計算機アーキテクチャ
準シソーラス用語： *ナノスケール ,  複雑性 ,  ハードウェア実装 ,  CMOS技術 , 【Automatic Indexing@JST】

分類 (4件)： 固体デバイス材料  (NC03020K) ,  記憶装置  (JC04060F) ,  固体デバイス一般  (NC03010Z) ,  固体デバイス製造技術一般  (NC03030V)

タイトルに関連する用語 (3件)： ナノスケール ,  確率的近似 ,  計算