文献

J-GLOBAL ID：202202281521965401   整理番号：22A0475685

電磁干渉低減によるRF送信機設計のためのカオスPWMを用いた完全集積化VLSIアーキテクチャ【JST・京大機械翻訳】

A fully integrated VLSI architecture using chaotic PWM for RF transmitter design with electromagnetic interference reduction

著者 (2件)： Vidya P. Meenakshi (ECE Department, Easwari Engineering College, Chennai, 600089, India) ,  Sudha S. (ECE Department, Easwari Engineering College, Chennai, 600089, India)
資料名： Integration. the VLSI Journal  (Integration. the VLSI Journal)
巻： 83  ページ： 33-45  発行年： 2022年 
JST資料番号： H0891A  ISSN： 0167-9260  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

抄録/ポイント： 近年,無線周波数(RF)送信機は無線センサネットワーク(WSN)において重要な役割を果たす。この送信機は,その低電力要求のため,パルス幅変調(PWM)アプローチを使用する。しかし,それは,そのキャリア周波数高調波のため,電磁干渉(EMI)の主要な源である。本研究では,カオスシーケンス発生器とEMI低減のための変調プロセスを用いて新しいRF送信機を提案した。提案したカオスシーケンス発生器は,より少ない面積を消費し,出力信号のヒステリシスを最小化する。さらに,RFキャリア波発生時のVCOの振動周波数を制御するために,伝送ゲート同調論理を持つ電圧制御発振器(VCO)を提案した。提案したVCOは,より少ない面積と電力を消費することにより,電力レール間の完全なスイングを可能にする。提案したRF送信機を,0.18μm CMOSプロセスを考慮して,XilinxとLTspice動作プラットフォームでシミュレートした。シミュレーション結果は,提案したRF送信機のピークEMIが39.52dBμVに減少し,標準モード設計のものより10.56dB少ないことを示した。さらに,提案したRF送信機はRF信号を伝送するために0.475mW電力だけを消費する。Copyright 2022 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： シミュレーション ,  電力 ,  レール ,  *送信機 ,  高調波 ,  PWM【信号】 ,  同調 ,  振動数 ,  *電磁干渉 ,  *カオス ,  VCO【発振器】 ,  CMOS
準シソーラス用語： RF信号 ,  無線センサネットワーク ,  無線周波数 , 【Automatic Indexing@JST】

著者キーワード (5件)： 無線周波数(RF)送信機 ,  パルス幅変調(PWM) ,  カオス変調 ,  電圧制御発振器(VCO) ,  電磁干渉(EMI)

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (8件)： 電磁干渉 ,  RF ,  送信機 ,  設計 ,  カオス ,  PWM ,  集積化 ,  VLSIアーキテクチャ