文献

J-GLOBAL ID：202202282203778223   整理番号：22A0474296

フィールドプログラマブルゲートアレイ上の完全接続深および畳込みニューラルネットワークアーキテクチャの系統的実現【JST・京大機械翻訳】

Systematic realization of a fully connected deep and convolutional neural network architecture on a field programmable gate array

著者 (3件)： Mukhopadhyay Anand Kumar (Department of Electronics and Electrical Communication Engineering, Indian Institute of Technology Kharagpur, India) ,  Majumder Sampurna (Department of Electronics and Electrical Communication Engineering, Indian Institute of Technology Kharagpur, India) ,  Chakrabarti Indrajit (Department of Electronics and Electrical Communication Engineering, Indian Institute of Technology Kharagpur, India)
資料名： Computers and Electrical Engineering  (Computers and Electrical Engineering)
巻： 97  ページ： Null  発行年： 2022年 
JST資料番号： D0546B  ISSN： 0045-7906  CODEN： CPEEBQ  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： オランダ (NLD)  言語： 英語 (EN)

抄録/ポイント： フィールドプログラミングゲートアレイ(FPGA)上の完全接続(FC)深層ニューラルネットワーク(DNN)と畳み込みニューラルネットワーク(CNN)推論システムを実装するための詳細な方法論を提示した。最小計算ユニットをDNNに用いた。CNNでは,並列処理ポテンシャルを備えた収縮期アレイ(SA)アーキテクチャを利用した。アルゴリズム解析により,固定点訓練パラメータの最適メモリ要求を決定した。訓練されたパラメータの大きさと,ターゲットFPGAデバイス上の利用可能なメモリは,オンチップメモリの選択を活用する。実験結果は,分散メモリ上のブロックの選択が,DNN([784-512])に対して約62%のルックアップテーブル(LUT)を節約し,LetNet-5 CNNユニットに対して,ブロックメモリ(BRAM)を約30%ブロックランダムアクセスメモリ(BRAM)を節約することを示した。本研究は,DNNとCNNを必要とするアプリケーションのためのFPGAベースのディジタルシステムを開発するための洞察を提供する。Copyright 2022 Elsevier B.V., Amsterdam. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 記憶装置 ,  *畳込み ,  ディジタル系 ,  応用プログラム ,  並列処理 ,  シストリックアレイ ,  *計算機アーキテクチャ ,  *FPGA ,  分散メモリ ,  ルックアップテーブル
準シソーラス用語： オンチップメモリ ,  収縮期 ,  *ニューラルネットワークアーキテクチャ ,  ディープニューラルネットワーク ,  *畳込みニューラルネットワーク , 【Automatic Indexing@JST】

著者キーワード (8件)： 深層ニューラルネットワーク ,  完全接続 ,  畳込みニューラルネットワーク ,  シストリックアレイ ,  推論システム ,  大規模統合 ,  アーキテクチャ ,  フィールドプログラマブルゲートアレイ

分類 (2件)： 人工知能  (JE08000Z) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： フィールドプログラマブルゲートアレイ ,  畳込みニューラルネットワーク ,  アーキテクチャ ,  系統