抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
本研究では,差動リングVCOアーキテクチャとその位相雑音を調べた。理論およびシミュレーションを通して明らかなように,この段階の間に抵抗橋を追加し,フリッカおよび熱雑音のアップコンバージョンを低減できた。差動2段階リングVCOを,180nmCMOS技術でシミュレーションのために2.5GHzで動作し,それは,非改質アーキテクチャと比較して,それぞれ,11k[数式:原文を参照]と5k[数式:原文を参照]の抵抗値に対して,4dBc/Hzと6.5dBc/Hzの位相雑音低減を示した。1.5GHzで動作する3段構造でも位相雑音の同様の低減が観測された。Copyright The Author(s), under exclusive licence to Springer Science+Business Media, LLC, part of Springer Nature 2022 Translated from English into Japanese by JST.【JST・京大機械翻訳】