文献

J-GLOBAL ID：202202284126388021   整理番号：22A1165327

貯蔵市場における成長需要のためのCOP構造を有する第7世代3D VNANDフラッシュ製品の開発【JST・京大機械翻訳】

Development of 7th generation 3D VNAND Flash Product with COP structure for Growing Demand in Storage Market

著者 (7件)： Lim Joonsung (Samsung Electronics Co.,Department of Flash Product and Technology,Pyeongtaek,Gyeonggi,Korea,17786) ,  Chung Soochan (Samsung Electronics Co.,Department of Flash Product and Technology,Pyeongtaek,Gyeonggi,Korea,17786) ,  Ko Dong-Hyeon (Samsung Electronics Co.,Department of Flash Product and Technology,Pyeongtaek,Gyeonggi,Korea,17786) ,  Sung Suk-Kang (Samsung Electronics Co.,Department of Flash Product and Technology,Pyeongtaek,Gyeonggi,Korea,17786) ,  Noh Kyungyoon (Samsung Electronics Co.,Department of Flash Product and Technology,Pyeongtaek,Gyeonggi,Korea,17786) ,  Ahn Su Jin (Samsung Electronics Co.,Department of Flash Product and Technology,Pyeongtaek,Gyeonggi,Korea,17786) ,  Song Jai Hyuk (Samsung Electronics Co.,Department of Flash Product and Technology,Pyeongtaek,Gyeonggi,Korea,17786)
資料名： IEEE Conference Proceedings  (IEEE Conference Proceedings)
巻： 2022  号： ICEIC  ページ： 1-4  発行年： 2022年 
JST資料番号： W2441A  資料種別： 会議録 (C)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 176Word-line(WL)層を有する次世代3D VNANDフラッシュメモリデバイスを首尾よく構築した。Cell-Over-Peripheral(COP)アーキテクチャを用い,それぞれtR(Read Latncy)を11%,tPROG(Program Latentity)を20%減少させた。ビット密度は,セル体積スケーリングとCOPアーキテクチャのおかげで,以前のデバイス(6世代)よりも70%増加した。この新デバイスを作成するために,二重スタックプロセスを,より高いビット密度のために首尾よく併合した。さらに,チャネルホールプロファイルは二重スタック法を用いて大幅に改善された。その結果,以前の製品と比較して,優れたセル操作特性を得ることができた。7世代3D VNANDデバイスで使われる技術,およびQLCデバイスにそれを拡大するための著者らの進行中の努力とこれらの結果を,本論文で議論した。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *三次元 ,  チャネル ,  計算機アーキテクチャ

分類 (3件)： 医用画像処理  (JE04020T) ,  NMR一般  (BM07041R) ,  図形・画像処理一般  (JE04010I)

タイトルに関連する用語 (8件)： 貯蔵 ,  市場 ,  成長 ,  需要 ,  COP ,  世代 ,  3D ,  開発