文献

J-GLOBAL ID：202202284747345179   整理番号：22A0984227

超低電力SAR-ADCのためのミツバチ-ブートストラップとクモ-ラッチコンパレータのバイオインスパイアード回路【JST・京大機械翻訳】

Bio-inspired circuitry of bee-bootstrap and Spider-latch comparator for ultra-low power SAR-ADC

著者 (4件)： Faheem Muhammad Yasir (COMSATS University Islamabad, Islamabad, Pakistan and Beijing Institute of Technology, Beijing, China) ,  Zhong Shun’an (Beijing Institute of Technology, Beijing, China) ,  Wang Xinghua (Beijing Institute of Technology, Beijing, China) ,  Azeem Muhammad Basit (University of Engineering and Technology Faisalabad Campus, Faisalabad, Pakistan)
資料名： Circuit World  (Circuit World)
巻： 48  号： 2  ページ： 174-184  発行年： 2022年 
JST資料番号： H0927A  ISSN： 0305-6120  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： イギリス (GBR)  言語： 英語 (EN)

抄録/ポイント： 目的:モバイルおよび無線デバイスに実装されたADCの多くのタイプがある。これらのデバイスの殆どは,低入力電圧で運転され,操作される。SAR ADCは,その低電力操作と簡単なアーキテクチャのために一般的である。科学者は,同じ低電力領域の下でその作業をより速く行うためにまだ働いている。過去20年間に実装された多くのSAR-ADCがあるが,まだ,二重SAR-ADCのための大きな余地がある。設計/方法論/アプローチ:著者は,より小さな成分およびブロックを有する二重SAR-ADCを提示した。SAR-ADCの提案した超低電力回路は,Bee-ブートストラップ,Spider-Latch二重コンパレータ,二重SAR-論理および二重ディジタルアナログ変換器を含む4つの主要ブロックから成る。設計構築のために90nm CMOSライブラリを用いた。調査結果:コンパレータの電力破壊は0.006から0.003uWまで劇的に改善された。極限設計には,25KS/sサンプリング周波数を有する5MHzの動作周波数がある。電源電圧は35.724uW電力消費で1.2Vであった。信号対雑音比と歪比および偽フリーダイナミックレンジは,それぞれ65および84dBであった。Waldenの性能指数は7.08fj/ステップであった。独創性/価値:著者らは,「二重SAR-ADC」と呼ばれるSAR-ADCのための2インワン回路を提案して,それは,二重性の基本方程式に従い,提案解法のヘッディングの下で証明して,証明した。それは,2つの回路ベースのADCと1つのデュアル回路ADCの性能の間の明白な差異を示した。コンポーネントの数は,いくつかのキーコンポーネントの作業負荷を共有することによって減少する。Copyright 2022 Emerald Publishing Limited All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： SN比 ,  *ブートストラップ ,  *電力 ,  ネットワーク ,  電力消費 ,  *ミツバチ ,  計算機アーキテクチャ ,  携帯電話 ,  回路シミュレーション ,  DA変換器 ,  CMOS
準シソーラス用語： 電源電圧 ,  *低電力化 ,  *超低消費電力 ,  動作周波数 , 【Automatic Indexing@JST】

著者キーワード (9件)： 回路実装 ,  回路シミュレーション ,  回路ネットワーク ,  SAR-ADC ,  コンパレータ ,  ブートストラップスイッチ ,  低電力 ,  二重出力 ,  エネルギー効率

分類 (1件)： プリント回路  (NA05040O)

タイトルに関連する用語 (6件)： 低電力 ,  SAR-ADC ,  ミツバチ ,  ブートストラップ ,  クモ ,  コンパレータ