文献

J-GLOBAL ID：202202286570493486   整理番号：22A1209401

論理故障テスト並列化のための制御信号のドントケア割当て法

A Don’t Care Filling Method of Control Signals for Concurrent Logical Fault Testing

著者 (5件)： XU Haofeng (日本大 大学院生産工学研究科) ,  細川利典 (日本大 生産工) ,  山崎紘史 (日本大 生産工) ,  新井雅之 (日本大 生産工) ,  吉村正義 (京都産大 情報理工)
資料名： 電子情報通信学会技術研究報告(Web)  (IEICE Technical Report (Web))
巻： 121  号： 425(CPSY2021 45-65)  ページ： 67-72 (WEB ONLY)  発行年： 2022年03月03日 
JST資料番号： U2030A  ISSN： 2432-6380  資料種別： 会議録 (C)
記事区分： 短報  発行国： 日本 (JPN)  言語： 日本語 (JA)

抄録/ポイント： 近年,VLSIのテストコスト増大に伴い,テストパターン数の削減が重要になっている.テストパターン数を削減するために,テスト圧縮法が提案されている.しかしながら,テスト圧縮法において回路構造が原因となり,多くのテストパターンを削減できない可能性がある.また,テスト圧縮が効果的に適用できるような回路構造に変更するテスト容易化設計手法が提案されている.しかしながら,ゲートレベルでテスト容易化設計を適用すると,遅延の増加により論理合成で実行したタイミングの最適性を損失する可能性がある.論理合成適用前のレジスタ転送レベルでテスト並列化を考慮したテスト容易化設計を適用することが重要である.従来のレジスタ転送レベルでのテスト並列化のためのコントローラ拡大手法は無効状態で状態遷移の設計を行う.そのコントローラ拡大により状態レジスタ数が増加するので,その面積オーバヘッドは大きくなる.本論文では,有効状態における状態遷移が実行されるときに供給される制御信号値のドントケアに着目して,面積オーバヘッドを抑制しながらテストパターン数を削減するための制御信号のドントケア割当て手法を提案する.(著者抄録)

シソーラス用語： *超LSI ,  *電子回路 ,  *論理回路 ,  回路試験 ,  並列化 ,  制御信号 ,  テストパターン ,  回路設計
準シソーラス用語： *VLSI ,  VLSI回路 ,  回路構造 ,  論理テスト

分類 (2件)： 半導体集積回路  (NC03162T) ,  論理回路  (NC05070B)

引用文献 (10件)：

• S.Kajihara, I.Pomeranz, K.Kinoshita:“Cost-Effective Generation of Minimal Test Sets for Stuck-at Faults in Combinational Logic Circuits,”IEEE Transaction s on Computer Aided Design of Integrated Circuits and Systems,Vol.14, Issue12,pp.1496-1504, Dec.1995.
• S.Kajihara, I.Pomeranz, K.Kinoshita and S.M.Reddy “On Compaction Test Sets by Addition and Remov al of Test Vectors,” VLSI Test Symposium,1994. Proceedings.12th IEEE, pp.202-207,Cherry Hill, NJ,The USA,Apr 1994.
• T.Hosokawa, S.Takeda, H.Yamazaki and M.Yoshimu ra,“A Test Register Assignment Method Based on Controller Augmentation to Reduce the Number of Test Patterns,”Proc.Int.Symp.on On-Line Testing and Robust System Design,pp.228-231,2018.
• M.J.Geuzebroek,J.Th.van der Linden, and A.J.van de Goor,“Test Point Insertion for Compact Test Set s,”Test Conference,2000. Proceedings.Internatio nal,pp.292-301,Atlantic City NJ,The USA,Oct 2000.
• S.Remersaro, J.Rajski, T.Rinderknecht, Sudhakar M.Reddy,I.Pomeranz,“ATPG Heuristics Dependant Observation Point Insertion for Enhanced Compaction and Data Volume Reduction,” IEEE International Symposium on Defect and Fault Tolerance of VLSI Systems, pp.385-393, Oct.2008.

タイトルに関連する用語 (6件)： 論理 ,  故障 ,  テスト ,  並列化 ,  制御信号 ,  割当て