文献

J-GLOBAL ID：202202287108029682   整理番号：22A0890898

IoT応用のための低電力と低遅延時間を持つ動的ADCコンパレータの設計【JST・京大機械翻訳】

Design of a Dynamic ADC Comparator with Low Power and Low Delay Time for IoT Application

著者 (5件)： Nejadhasan Sajad (Department of Electrical and Electronics, Shiraz University of Technology, Shiraz, Iran) ,  Mehrabi-Moghadam Zahra (Department of Electrical and Electronics, Shiraz University of Technology, Shiraz, Iran) ,  Abiri Ebrahim (Department of Electrical and Electronics, Shiraz University of Technology, Shiraz, Iran) ,  Salehi Mohammad Reza (Department of Electrical and Electronics, Shiraz University of Technology, Shiraz, Iran) ,  Salehi Mohammad Reza (Regional Information Center for and Technology, Shiraz, Iran)
資料名： Wireless Personal Communications  (Wireless Personal Communications)
巻： 123  号： 2  ページ： 1573-1591  発行年： 2022年 
JST資料番号： W2022A  ISSN： 0929-6212  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： ドイツ (DEU)  言語： 英語 (EN)

抄録/ポイント： 本論文では,IoTアプリケーションのための低電力と低遅延コンパレータ回路を設計し,解析した。提案したコンパレータでは,2つの異なる電圧レベルを,遅延と電力消費を制御するために前置増幅器とラッチセクションに使用した。前置増幅器構造における出力間の差を増加させるために,入力における2つのインバータを使用した。この技術はコンパレータ出力の遅延を低減する。電力消費を減らすために,SCPGトランジスタを用いてラッチセクションを設計した。この回路の動作周波数は50MHzである。この周波数において,遅延と電力消費は,それぞれ340psと3.55μWであった。入力オフセット電圧は約0.6mVであった。回路を設計し,65nmCMOS技術でシミュレートし,チップ面積は230μm2であった。Copyright The Author(s), under exclusive licence to Springer Science+Business Media, LLC, part of Springer Nature 2021 Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 前置増幅器 ,  トランジスタ ,  電力消費 ,  *コンパレータ ,  応用プログラム
準シソーラス用語： *遅延時間 ,  *低電力化 ,  チップ面積 ,  動作周波数 ,  *低遅延 ,  *モノのインターネット , 【Automatic Indexing@JST】

著者キーワード (6件)： 動的比較器 ,  ADC ,  低電力 ,  ラッチ ,  前置増幅器 ,  IoT応用

分類 (1件)： AD・DA変換回路  (NC05080M)

タイトルに関連する用語 (7件)： IoT ,  応用 ,  低電力 ,  低遅延 ,  ADC ,  コンパレータ ,  設計