文献

J-GLOBAL ID：202202289616233069   整理番号：22A0778851

2.4GHz~91.5dBm感度のパケット内デューティサイクルウェイクアップ受信機【JST・京大機械翻訳】

A 2.4 GHz-91.5 dBm Sensitivity Within-Packet Duty-Cycled Wake-Up Receiver

著者 (4件)： Dissanayake Anjana (CSEM SA, Neucha^tel, Switzerland) ,  Bishop Henry L. (Amazon.com, Inc., Redmond, WA, USA) ,  Bowers Steven M. (Department of Electrical and Computer engineering, University of Virginia, Charlottesville, VA, USA) ,  Calhoun Benton H. (Department of Electrical and Computer engineering, University of Virginia, Charlottesville, VA, USA)
資料名： IEEE Journal of Solid-State Circuits  (IEEE Journal of Solid-State Circuits)
巻： 57  号： 3  ページ： 917-931  発行年： 2022年 
JST資料番号： B0761A  ISSN： 0018-9200  CODEN： IJSCBC  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： 本論文では,最先端の電力と100msでの2μWの待ち時間の組み合わせで,91.5dBmの感度を達成する,高度に統合した2.4GHzのウェークアップ受信機(WuRX)を示した。提案したパケット内デューティサイクル法は,アイドリングチャネル条件下でWuRXをターンオフするキャリアセンス機構を採用し,これは,感度において2dBのコストで,10ms待ち時間(21μW)で9×,1s待ち時間(0.9μW)で2×の従来の非同期パケットレベルデューティサイクルと比較して,dc電力を縮小する。位相同期ループ(PLL)支援事象駆動キャリブレーション局所発振器(LO)による不確かなIFトポロジーは,高速始動を維持しながらdc電力を低減するのを助ける。チャネル埋め込みOOKスキームを用いて,ベースバンド(BB)チャネル選択を可能にし,20MHzオフセットで-47dBの連続波(CW)干渉耐性を達成する決定論的IFを作成した。65nm CMOSにおいて,入力整合とLC発振器をオンチップに実装し,実際のシステム統合における劣化を捉えるために,統合低ドロップアウトレギュレータを用いて操作を実証した。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 位相幾何学 ,  干渉 ,  電力 ,  LC発振器 ,  位相同期ループ ,  局部発振器 ,  待ち時間 ,  連続波 ,  ベースバンド ,  *パケット ,  システムインテグレーション ,  CMOS
準シソーラス用語： オンチップ ,  チャネル選択 ,  *デューティサイクル , 【Automatic Indexing@JST】

分類 (1件)： 半導体集積回路  (NC03162T)

タイトルに関連する用語 (4件)： 感度 ,  パケット ,  デューティサイクル ,  ウェイクアップ受信機