文献

J-GLOBAL ID：202202290840849852   整理番号：22A0457572

IoTエッジデバイスの暗号プロセッサにおける有限フィールド乗算とスクワリングのためのシストリックプロセッサコア【JST・京大機械翻訳】

Systolic Processor Core for Finite-Field Multiplication and Squaring in Cryptographic Processors of IoT Edge Devices

著者 (1件)： Ibrahim Atef (Department of Computer Engineering, Prince Sattam Bin Abdulaziz University, Al-Kharj, Saudi Arabia)
資料名： IEEE Internet of Things Journal  (IEEE Internet of Things Journal)
巻： 9  号： 2  ページ： 1354-1360  発行年： 2022年 
JST資料番号： W2432A  ISSN： 2327-4662  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： モノのインターネット(IoT)エッジデバイスのセキュリティは,大規模にIoTアプリケーションを使用する主な障壁の1つである。これらの機器は,主にプリミティブ暗号アルゴリズムの使用に基づいている。暗号アルゴリズムのハードウェア実装は,これらの資源制約デバイスに適するように管理されるべきである。有限場演算は暗号アルゴリズムの心臓にあり,それらの効率的実装は暗号アルゴリズムの全体の性能に直接影響する。糸状乗算操作は,スクアリング,反転,および分割のような最も有限なフィールド演算のコアである。したがって,本論文は,ハードウェア資源を減らすために,同時に乗算とスクアリング演算を同時に実行する資源制約付き統一プロセッサコアを効率的に実装する。提供したプロセッサコアは,IoTエッジデバイスに適した領域,遅延,および消費エネルギーを管理するための柔軟性を有する設計者を提供するディジタル-セル状収縮構造を持っている。開発した設計および報告された効率的な結果のASIC結果は,提案した構造が,すべての組込み単語サイズvに対して,面積および消費エネルギーにおいて意味がある節約を有することを示した。面積は,v=8で44.7%から97.46%,v=16で35.7%から95.4%,v=32で57.1%から95.6%まで変化する。また,エネルギーは,v=8で24.0%から97.7%,v=16で7.6%から97.2%,v=32で25.4%から98.1%まで縮小する。それは,面積と消費エネルギーに関してより多くの制限を課す組込みとIoT応用により適している。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： 心臓 ,  演算 ,  *乗算 ,  応用プログラム ,  ハードウェア ,  エネルギー消費 ,  *演算プロセッサ ,  暗号 ,  単語 ,  ASIC
準シソーラス用語： *プロセッサコア ,  ハードウェア実装 ,  暗号アルゴリズム ,  *モノのインターネット ,  資源制約 , 【Automatic Indexing@JST】

分類 (2件)： 専用演算制御装置  (JC04030Y) ,  符号理論  (ND02030R)

タイトルに関連する用語 (6件)： IoT ,  エッジ ,  暗号 ,  プロセッサ ,  フィールド ,  乗算