文献
J-GLOBAL ID:202202291204333914   整理番号:22A0482707

28nm CMOSにおける改良型BIST-TDCによるDTCのミスマッチ解析【JST・京大機械翻訳】

Mismatch Analysis of DTCs With an Improved BIST-TDC in 28-nm CMOS
著者 (6件):
資料名:
巻: 69  号:ページ: 196-206  発行年: 2022年 
JST資料番号: C0226B  ISSN: 1549-8328  CODEN: ITCSCH  資料種別: 逐次刊行物 (A)
記事区分: 原著論文  発行国: アメリカ合衆国 (USA)  言語: 英語 (EN)
抄録/ポイント:
抄録/ポイント
文献の概要を数百字程度の日本語でまとめたものです。
部分表示の続きは、JDreamⅢ(有料)でご覧頂けます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
ディジタルツータイム変換器(DTC)の非線形性は,DTCベース全ディジタル位相同期ループ(ADPLL)の性能改善に極めて重要である。本論文では,カスケード遅延ユニットDTCの不整合を特性化し,解析した。位相対周波数検出器(PFD)で支援された改良ビルトイン自己テスト(BIST)時間対ディジタル変換器(TDC)を通して,サブハーフps精度の測定システムを構築し,特性評価を行う。28nm CMOSにおいて,DTC伝達関数を測定し,ミスマッチをモンテカルロシミュレーション結果と比較した。積分非線形性(INL)結果を互いに比較し,DTCがADPLLに展開される場合,帯域内分数スパーレベルに変換した。BIST-TDCシステムは,高価な装置や複雑なセットアップなしにオンチップ遅延を特徴付ける。ΔΣループへのPFD添加の有効性を検証した。全体のBISTシステムは,アナログブロックの非線形性に取り組むために,システム自己キャリブレーションアルゴリズムで0.6mWを消費する。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】
シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。

準シソーラス用語:
シソーラス用語/準シソーラス用語
文献のテーマを表すキーワードです。
部分表示の続きはJDreamⅢ(有料)でご覧いただけます。
J-GLOBALでは書誌(タイトル、著者名等)登載から半年以上経過後に表示されますが、医療系文献の場合はMyJ-GLOBALでのログインが必要です。
, 【Automatic Indexing@JST】
分類 (3件):
分類
JSTが定めた文献の分類名称とコードです
半導体集積回路  ,  周波数変換回路  ,  AD・DA変換回路 
タイトルに関連する用語 (6件):
タイトルに関連する用語
J-GLOBALで独自に切り出した文献タイトルの用語をもとにしたキーワードです

前のページに戻る