文献

J-GLOBAL ID：202202292900015690   整理番号：22A1085546

CNN加速器のためのマルチバンクオンチップメモリ管理技術【JST・京大機械翻訳】

Multi-Bank On-Chip Memory Management Techniques for CNN Accelerators

著者 (3件)： Kang Duseok (Department of Computer Engineering, Seoul National University, Seoul, South Korea) ,  Kang Donghyun (Department of Computer Engineering, Seoul National University, Seoul, South Korea) ,  Ha Soonhoi (Department of Computer Engineering, Seoul National University, Seoul, South Korea)
資料名： IEEE Transactions on Computers  (IEEE Transactions on Computers)
巻： 71  号： 5  ページ： 1181-1193  発行年： 2022年 
JST資料番号： C0233A  ISSN： 0018-9340  CODEN： ICTOB4  資料種別： 逐次刊行物 (A)
記事区分： 原著論文  発行国： アメリカ合衆国 (USA)  言語： 英語 (EN)

抄録/ポイント： オフチップDRAMアクセスは性能と電力消費の両方に大きく影響するので,畳み込みニューラルネットワーク(CNN)アクセラレータはオンチップメモリにおけるデータ再利用を最大化することを一般的に目的とする。オンチップメモリを多重バンクに組織化することにより,計算中に未利用のバンクに先読みデータによってオフチップDRAMアクセス遅延を隠す。プレフェッチデータに,そして,どのように,層の間の特徴マップデータを再利用するかは,マルチバンクオンチップメモリ管理(MOMM)問題を定義する。本論文では,2つの異なる目的を持つMOMM問題を解くためのコンパイラ技術を提案する:一つはオフチップメモリアクセスボリュームを最小化することであり,他方は隠れDRAMアクセスにより生じる処理遅延を最小化することである。サイクルレベルNPUシミュレータ上でCNNベンチマークを実行することにより,2つの目的間のトレードオフ関係を実証した。層間の特徴マップを再利用しないベースライン手法と比較して,DRAMアクセス容量と処理遅延を,それぞれ55.0と79.4パーセントまで低減できた。さらに,提案した技法を拡張し,層間の特徴マップを再利用することを目的とする層融合を考察した。実験結果は,提案したハイブリッド融合技法が,1層処理技術および純粋融合技術に対する優位性を確認した。Copyright 2022 The Institute of Electrical and Electronics Engineers, Inc. All rights reserved. Translated from English into Japanese by JST.【JST・京大機械翻訳】

シソーラス用語： *加速器 ,  *記憶装置 ,  コンパイラ ,  シミュレータ ,  データ処理システム ,  電力消費 ,  多重化 ,  再利用 ,  基準線 ,  単一層 ,  DRAM ,  ベンチマーク ,  *半導体チップ
準シソーラス用語： *オンチップメモリ ,  メモリアクセス ,  アクセラレータ ,  畳込みニューラルネットワーク , 【Automatic Indexing@JST】

分類 (2件)： 記憶方式  (JC02040V) ,  半導体集積回路  (NC03162T)

タイトルに関連する用語 (2件)： CNN ,  加速器