特許

J-GLOBAL ID：202203003633282002

半導体装置または記憶装置

発明者： 米田 誠一
出願人/特許権者： 株式会社半導体エネルギー研究所
公報種別：特許公報
出願番号（国際出願番号）：IB2018053278
特許番号：特許第7073356号
出願日： 2018年05月11日
請求項（抜粋）：

【請求項1】 第1乃至第3トランジスタと、容量素子と、を有し、 前記第1トランジスタのゲートは、第1配線と電気的に接続され、 前記第1トランジスタのバックゲートは、第2配線と電気的に接続され、 前記第1トランジスタのソースまたはドレインの一方は、前記第2配線と電気的に接続され、 前記第1トランジスタのソースまたはドレインの他方は、前記容量素子の一方の電極と電気的に接続され、 前記容量素子の他方の電極は、第3配線と電気的に接続され、 前記第2トランジスタのゲートは、前記容量素子の一方の電極と電気的に接続され、 前記第2トランジスタのバックゲートは、第4配線と電気的に接続され、 前記第2トランジスタのソースまたはドレインの一方は、前記第4配線と電気的に接続され、 前記第2トランジスタのソースまたはドレインの他方は、前記第3トランジスタのソースまたはドレインの一方と電気的に接続され、 前記第3トランジスタのソースまたはドレインの他方は、第5配線と電気的に接続され、 前記第3トランジスタのゲートは、第6配線と電気的に接続されていることを特徴とする半導体装置。

IPC (5件)：

G11C 11/405 ( 200 6.01) ,  G11C 11/56 ( 200 6.01) ,  H01L 21/8242 ( 200 6.01) ,  H01L 27/108 ( 200 6.01) ,  H01L 29/786 ( 200 6.01)

FI (6件)：

G11C 11/405 ,  G11C 11/56 250 ,  H01L 27/108 321 ,  H01L 29/78 613 B ,  H01L 29/78 617 N ,  H01L 29/78 618 B