特許
J-GLOBAL ID：202203014641322775
光電子デバイスを形成するための成長基板、そのような基板を作製するための方法、及び特にマイクロディスプレイスクリーンの分野における基板の使用
発明者：
,
,
,
,
,
出願人/特許権者：
代理人 (3件)：
池田 成人
, 酒巻 順一郎
, 野田 雅一
公報種別：特許公報
出願番号（国際出願番号）：FR2018050606
特許番号：特許第7053055号
出願日： 2018年03月14日
請求項（抜粋）：
【請求項1】 多様な格子定数を有する複数の結晶性半導体アイランド(3a、3b)の作製方法であって、以下の複数のステップ、即ち、 媒体(7)と、前記媒体(7)上に配置されている流れ層(8)と、前記流れ層の上に配置されている複数の結晶性半導体アイランド(9)であって、同一の最初の格子定数を有し、第1の側方膨張のポテンシャルを有するアイランドの第1の群(9a)と、前記第1のものと異なる第2の側方膨張のポテンシャルを有するアイランドの第2の群(9b)を有する、複数の結晶性半導体アイランド(9)と、を備える緩和基板(6)を準備するステップと、 緩和されたアイランドの前記第1の群(3a)の前記格子定数と、緩和されたアイランドの前記第2の群(3b)の前記格子定数がその後異なる値を有するために、前記緩和基板(6)を前記流れ層(8)のガラス転移温度以上の緩和温度で熱処理することで前記第1の群と前記第2の群の前記アイランドの差別化された緩和を生じさせるステップと、を含み、前記熱処理する前記ステップの前に、アイランドの前記第1の群(9a)が第1の歪みレベルを有し、前記第2の群(9b)が前記第1のものと異なる第2の歪みレベルを有する、複数の結晶性半導体アイランド(3a、3b)の作製方法。
IPC (5件)：
H01L 21/20 ( 200 6.01)
, H01L 33/32 ( 201 0.01)
, H01L 33/12 ( 201 0.01)
, H01L 33/08 ( 201 0.01)
, H01L 21/02 ( 200 6.01)
H01L 21/20
, H01L 33/32
, H01L 33/12
, H01L 33/08
, H01L 21/02 B
