性能バランスを最適設計した異種チャネル3D CFET SRAM

体系的課題番号：JPMJAN23E4
実施期間：2023 - 2026
実施機関 (1件)：
研究代表者： ( , 先端半導体研究センター, 研究主幹 )
DOI： https://doi.org/10.52926/JPMJAN23E4
研究概要：

低消費電力とセル面積の極限縮小を可能とする多積層型異種チャネルFETのプロセス開発を実施し、性能バランスを最適化設計した3D CFET SRAMの実現を目指す。SRAMのインバータを、高速化、低消費電力化が可能なGe CFETに置き換え、アクセストランジスタであるパスゲートも酸化物nFETでCFET上に積層することで、セル面積を極限まで縮小する。また、この3D CFET SRAMの高度化に向けは、DTCOと呼ばれる設計とテクノロジの協調最適化にも取り組む。

, , , ,

研究制度：＞＞
上位研究課題：半導体
研究所管機関：

国立研究開発法人科学技術振興機構

報告書等：

2023 年次報告書

前のページに戻る