文献
J-GLOBAL ID:200902015541108326
整理番号:88A0152144
共用メモリシステム上の疑似アニーリングによるチップ配置の並列技術
Parallel techniques for chip placement by simulated annealing on shared memory systems.
著者 (3件):
DAREMA F
(IBM T.J. Watson Research Center, NY, USA)
,
KIRKPATRICK S
(IBM T.J. Watson Research Center, NY, USA)
,
NORTON V A
(IBM T.J. Watson Research Center, NY, USA)
資料名:
Proceedings. IEEE International Conference on Computer Design: VLSI in Computers & Processors
(Proceedings. IEEE International Conference on Computer Design: VLSI in Computers & Processors)
巻:
1987
ページ:
87-90
発行年:
1987年
JST資料番号:
D0858B
ISSN:
1063-6404
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)