文献
J-GLOBAL ID:200902036414428190
整理番号:90A0110373
データフロー単一チッププロセッサのアーキテクチャ
An architecture of a dataflow single chip processor.
著者 (5件):
SAKAI S
(Electrotechnical Lab., Ibaraki, JPN)
,
YAMAGUCHI Y
(Electrotechnical Lab., Ibaraki, JPN)
,
HIRAKI K
(Electrotechnical Lab., Ibaraki, JPN)
,
KODAMA Y
(Electrotechnical Lab., Ibaraki, JPN)
,
YUBA T
(Electrotechnical Lab., Ibaraki, JPN)
資料名:
Proceedings. Annual International Symposium on Computer Architecture
(Proceedings. Annual International Symposium on Computer Architecture)
巻:
16th
ページ:
46-53
発行年:
1989年
JST資料番号:
C0446B
ISSN:
1063-6897
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)