文献
J-GLOBAL ID:200902076580653756
整理番号:86A0162059
浅いトレンチ分離を用いた無ラッチアップCMOS構造
Latchup-free CMOS structure using shallow trench isolation.
著者 (7件):
NIITSU Y
(Toshiba Corp., Kawasaki)
,
TAGUCHI S
(Toshiba Corp., Kawasaki)
,
SHIBATA K
(Toshiba Corp., Kawasaki)
,
FUJI H
(Toshiba Corp., Kawasaki)
,
SHIMAMUNE Y
(Toshiba Corp., Kawasaki)
,
IWAI H
(Toshiba Corp., Kawasaki)
,
KANZAKI K
(Toshiba Corp., Kawasaki)
資料名:
Technical Digest. International Electron Devices Meeting
(Technical Digest. International Electron Devices Meeting)
巻:
1985
ページ:
509-512
発行年:
1985年
JST資料番号:
C0829B
ISSN:
0163-1918
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)