文献
J-GLOBAL ID:200902082859055832
整理番号:86A0457898
ラッチ付きドミノCMOS論理
Latched domino CMOS logic.
著者 (3件):
PRETORIUS J A
(Univ. Toronto, Canada)
,
SHUBAT A S
(Wafer Scale Integration Inc., CA)
,
SALAMA C A T
(Univ. Toronto, Canada)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
21
号:
4
ページ:
514-522
発行年:
1986年08月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)