文献
J-GLOBAL ID:200902104134282373
整理番号:99A0866552
回路設計,トランジスタ寸法決定およびFPGA相互配線の配線レイアウト
Circuit Design, Transistor Sizing and Wire Layout of FPGA Interconnect.
著者 (2件):
BETZ V
(Univ. Toronto, Ontario, CAN)
,
ROSE J
(Univ. Toronto, Ontario, CAN)
資料名:
Proceedings of the IEEE Custom Integrated Circuits Conference
(Proceedings of the IEEE Custom Integrated Circuits Conference)
巻:
1999
ページ:
171-174
発行年:
1999年
JST資料番号:
H0843A
ISSN:
0886-5930
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)