文献
J-GLOBAL ID:200902104658329571
整理番号:99A0595058
SRAMベースフィールドプログラマブルゲートアレイの設計 I アーキテクチャ
The Design of an SRAM-Based Field-programmable Gate Array-Part I: Architecture
著者 (6件):
CHOW P
(Univ. Toront, Ont., CAN)
,
SEO S O
(ATI Technol., Ont., CAN)
,
ROSE J
(Univ. Toront, Ont., CAN)
,
CHUNG K
(Xilinx, Ont., CAN)
,
PAEZ-MONZON G
(National Semiconductor Corp./Cyrix-West, CA, USA)
,
RAHARDJA I
(Aristo Technol. Inc., CA, USA)
資料名:
IEEE Transactions on Very Large Scale Integration (VLSI) Systems
(IEEE Transactions on Very Large Scale Integration (VLSI) Systems)
巻:
7
号:
2
ページ:
191-197
発行年:
1999年06月
JST資料番号:
W0516A
ISSN:
1063-8210
CODEN:
ITCOB4
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)