文献
J-GLOBAL ID:200902105003634602
整理番号:97A0620555
パワーダウン応用回路に適した1V高速MTCMOS回路手法
A 1-V High-Speed MTCMOS Circuit Scheme for Power-Down Application Circuits.
著者 (5件):
SHIGEMATSU S
(NTT System Electronics Lab., Kanagawa, JPN)
,
MUTOH S
(NTT System Electronics Lab., Kanagawa, JPN)
,
MATSUYA Y
(NTT System Electronics Lab., Kanagawa, JPN)
,
TANABE Y
(NTT System Electronics Lab., Kanagawa, JPN)
,
YAMADA J
(NTT, Tokyo, JPN)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
32
号:
6
ページ:
861-869
発行年:
1997年06月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)