文献
J-GLOBAL ID:200902125729306044
整理番号:02A0862783
SOIウエハ検査のための付加ゲートを用いた新規な走査電荷ポンピング法の予備検討
Preliminary Study of a Novel Scanning Charge-Pumping Method Using Extra Gates for SOI Wafer Inspection.
著者 (6件):
YOSHIDA H
(Himeji Inst. Technol., Himeji, JPN)
,
TAKAMI T
(Himeji Inst. Technol., Himeji, JPN)
,
UCHIHASHI T
(Himeji Inst. Technol., Himeji, JPN)
,
KISHINO S
(Himeji Inst. Technol., Himeji, JPN)
,
NARUOKA H
(Mitsubishi Electric Corp., Itami, JPN)
,
MASHIKO Y
(Mitsubishi Electric Corp., Itami, JPN)
資料名:
IEEE Electron Device Letters
(IEEE Electron Device Letters)
巻:
23
号:
10
ページ:
630-632
発行年:
2002年10月
JST資料番号:
B0344B
ISSN:
0741-3106
CODEN:
EDLEDZ
資料種別:
逐次刊行物 (A)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)