文献
J-GLOBAL ID:200902148936102912
整理番号:98A0402299
挙動合成により得られたRTL回路の階層的可試験性に対するデザイン
Design for Hierarchical Testability of RTL Circuits Obtained by Behavioral Synthesis.
著者 (3件):
GHOSH I
(Princeton Univ., NJ, USA)
,
RAGHUNATHAN A
(NEC C&C Res. Lab., NJ, USA)
,
JHA N K
(Princeton Univ., NJ, USA)
資料名:
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
(IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻:
16
号:
9
ページ:
1001-1014
発行年:
1997年09月
JST資料番号:
B0142C
ISSN:
0278-0070
CODEN:
ITCSDI
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)