文献
J-GLOBAL ID:200902155463862740
整理番号:96A0930000
Satsuki 統合化プロセッサ合成・コンパイラ生成システム
Synthesis and Verification of Hardware Design. Satsuki: An Integrated Processor Synthesis and Compiler Generation System.
著者 (6件):
SHACKLEFORD B
(Hewlett-Packard Lab., CA, USA)
,
YASUDA M
(Mitsubishi Electric Corp., Tokyo, JPN)
,
OKUSHI E
(Mitsubishi Electric Corp., Tokyo, JPN)
,
KOIZUMI H
(Mitsubishi Electric Corp., Tokyo, JPN)
,
TOMIYAMA H
(Kyushu Univ., Kasugashi, JPN)
,
YASUURA H
(Kyushu Univ., Kasugashi, JPN)
資料名:
IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers))
巻:
E79-D
号:
10
ページ:
1373-1381
発行年:
1996年10月
JST資料番号:
L1371A
ISSN:
0916-8532
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)