文献
J-GLOBAL ID:200902178221023175
整理番号:94A0342957
CMOSICにおけるフローティングゲート欠陥の電気的モデル IDDQテストとの関係
Electrical Model of the Floating Gate Defect in CMOS IC’s: Implications on IDDQ Testing.
著者 (3件):
CHAMPAC V H
(Polytechnical Univ. Catalonia, Barcelona, ESP)
,
RUBIO A
(Polytechnical Univ. Catalonia, Barcelona, ESP)
,
FIGUERAS J
(Polytechnical Univ. Catalonia, Barcelona, ESP)
資料名:
IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems
(IEEE Transactions on Computer-Aided Design of Integrated Circuits and Systems)
巻:
13
号:
3
ページ:
359-369
発行年:
1994年03月
JST資料番号:
B0142C
ISSN:
0278-0070
CODEN:
ITCSDI
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)