文献
J-GLOBAL ID:200902178663467986
整理番号:01A0333564
組込みシステム用マルチスレッドプロセッサアーキテクチャの提案とその評価
Proposal of a Multi-Threaded Processor Architecture for Embedded Systems and Its Evaluation.
著者 (4件):
KOBAYASHI S
(Osaka Univ., Toyonaka-shi, JPN)
,
TAKEUCHI Y
(Osaka Univ., Toyonaka-shi, JPN)
,
KITAJIMA A
(Osaka Univ., Toyonaka-shi, JPN)
,
IMAI M
(Osaka Univ., Toyonaka-shi, JPN)
資料名:
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻:
E84-A
号:
3
ページ:
748-754
発行年:
2001年03月01日
JST資料番号:
F0699C
ISSN:
0916-8508
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)