文献
J-GLOBAL ID:200902180513781776
整理番号:02A0702422
内挿並列手法を用いた6ビット,400Mbps,70mWのADC
A 6bit 400Msps 70mW ADC Using Interpolated Parallel Scheme.
著者 (5件):
ONO K
(Sony Corp. Semiconductor Network Co., Kanagawa, JPN)
,
SHIMIZU H
(Sony Corp. Semiconductor Network Co., Kanagawa, JPN)
,
OGAWA J
(Sony Corp. Semiconductor Network Co., Kanagawa, JPN)
,
TAKEDA M
(Sony Corp. Semiconductor Network Co., Kanagawa, JPN)
,
YANO M
(Sony Corp. Semiconductor Network Co., Kanagawa, JPN)
資料名:
Digest of Technical Papers. Symposium on VLSI Circuits
(Digest of Technical Papers. Symposium on VLSI Circuits)
巻:
2002
ページ:
324-325
発行年:
2002年
JST資料番号:
W0767A
ISSN:
2158-5601
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)