文献
J-GLOBAL ID:200902183617757442
整理番号:01A0912519
シリコンマイクロエレクトロニクス用の超薄(<4nm)SiO<sub>2</sub>およびSi-O-Nゲート誘電体層 プロセシング,構造,物理的および電気的限界
Ultrathin(<4nm) SiO<sub>2</sub> and Si-O-N gate dielectric layers for silicon microelectronics: Understanding the processing, structure, and physical and electrical limits.
著者 (4件):
GREEN M L
(Agere Systems, New Jersey)
,
GUSEV E P
(IBM Thomas J. Watson Res. Center, New York)
,
DEGRAEVE R
(IMEC, Leuven, BEL)
,
GARFUNKEL E L
(Rutgers Univ., New Jersey)
資料名:
Journal of Applied Physics
(Journal of Applied Physics)
巻:
90
号:
5
ページ:
2057-2121
発行年:
2001年09月01日
JST資料番号:
C0266A
ISSN:
0021-8979
CODEN:
JAPIAU
資料種別:
逐次刊行物 (A)
記事区分:
文献レビュー
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)