文献
J-GLOBAL ID:200902201071910650
整理番号:09A1258101
LUT型FPGAの深さ最適テクノロジーマッピングに対する効率的なカット計数ヒューリスティックス
Efficient Cut Enumeration Heuristics for Depth-Optimum Technology Mapping for LUT-Based FPGAs
著者 (2件):
TAKATA Taiga
(Kyushu Univ., Fukuoka-shi, JPN)
,
MATSUNAGA Yusuke
(Kyushu Univ., Fukuoka-shi, JPN)
資料名:
IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Fundamentals of Electronics, Communications and Computer Sciences (Institute of Electronics, Information and Communication Engineers))
巻:
E92-A
号:
12
ページ:
3268-3275
発行年:
2009年12月01日
JST資料番号:
F0699C
ISSN:
0916-8508
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)