文献
J-GLOBAL ID:200902210020664980
整理番号:08A0321684
マルチプロセッサシステム用の高信頼性キャッシュアーキテクチャとタスクスケジューリング
Reliable Cache Architectures and Task Scheduling for Multiprocessor Systems
著者 (3件):
SUGIHARA Makoto
(Toyohashi Univ. Technol., Toyohashi-shi, JPN)
,
ISHIHARA Tohru
(Kyushu Univ., Fukuoka-shi, JPN)
,
MURAKAMI Kazuaki
(Kyushu Univ., Fukuoka-shi, JPN)
資料名:
IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻:
E91-C
号:
4
ページ:
410-417
発行年:
2008年04月01日
JST資料番号:
L1370A
ISSN:
0916-8524
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)