文献
J-GLOBAL ID:200902217391590967
整理番号:03A0206532
AI-キャリブレーション中間周波数(IF)フィルタ チップ面積と電力消費低減による歩留まり向上策
An Al-Calibrated IF Filter: A Yield Enhancement Method With Area and Power Dissipation Reductions.
著者 (7件):
MURAKAWA M
(National Inst. Advanced Industrial Sci. and Technol. (AIST), Ibaraki, JPN)
,
ADACHI T
(Asahi Kasei Microsystems, Kanagawa, JPN)
,
NIINO Y
(Asahi Kasei Microsystems, Kanagawa, JPN)
,
KASAI Y
(National Inst. Advanced Industrial Sci. and Technol. (AIST), Ibaraki, JPN)
,
TAKAHASHI E
(National Inst. Advanced Industrial Sci. and Technol. (AIST), Ibaraki, JPN)
,
TAKASUKA K
(Asahi Kasei Microsystems, Tokyo, JPN)
,
HIGUCHI T
(National Inst. Advanced Industrial Sci. and Technol. (AIST), Ibaraki, JPN)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
38
号:
3
ページ:
495-502
発行年:
2003年03月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)