文献
J-GLOBAL ID:200902230456326380
整理番号:03A0799747
バースト操作型1.5ボルトMRAMマクロに対する抵抗比読み取り(R3)アーキテクチャについて
Resistance Ratio Read (R3) Architecture for a Burst Operated 1.5V MRAM Macro.
著者 (5件):
INABA T
(Toshiba Corp., Yokohama, JPN)
,
TSUCHIDA K
(Toshiba Corp., Yokohama, JPN)
,
SUGIBAYASHI T
(NEC Corp., Kanagawa, JPN)
,
TAHARA S
(NEC Corp., Kanagawa, JPN)
,
YODA H
(Toshiba Corp., Kawasaki, JPN)
資料名:
Proceedings of the IEEE Custom Integrated Circuits Conference
(Proceedings of the IEEE Custom Integrated Circuits Conference)
巻:
2003
ページ:
399-402
発行年:
2003年
JST資料番号:
H0843A
ISSN:
0886-5930
資料種別:
会議録 (C)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)