文献
J-GLOBAL ID:200902230628896787
整理番号:07A1199963
電力半導体 頑丈な60V VDMOSトランジスタの設計
Design of a rugged 60 V VDMOS transistor
著者 (14件):
XU H. P. E.
(Univ. Toronto, Ontario, CAN)
,
TRESCASES O. P.
(Univ. Toronto, Ontario, CAN)
,
SUN I.-S. M.
(Univ. Toronto, Ontario, CAN)
,
LEE D.
(Univ. Toronto, Ontario, CAN)
,
NG W. T.
(Univ. Toronto, Ontario, CAN)
,
FUKUMOTO K.
(Asahi Kasei Microsystems, Tokyo, JPN)
,
ISHIKAWA A.
(Asahi Kasei Microsystems, Tokyo, JPN)
,
FURUKAWA Y.
(Asahi Kasei Microsystems, Tokyo, JPN)
,
IMAI H.
(Asahi Kasei Microsystems, Tokyo, JPN)
,
NAITO T.
(Asahi Kasei Microsystems, Tokyo, JPN)
,
SATO N.
(Asahi Kasei Microsystems, Tokyo, JPN)
,
TAMURA S.
(Asahi Kasei Microsystems, Tokyo, JPN)
,
TAKASUKA K.
(Asahi Kasei Microsystems, Tokyo, JPN)
,
KOHNO T.
(Asahi Kasei Corp., Shizuoka, JPN)
資料名:
IET Circuits, Devices & Systems
(IET Circuits, Devices & Systems)
巻:
1
号:
5
ページ:
327-331
発行年:
2007年10月
JST資料番号:
A0160C
ISSN:
1751-858X
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
イギリス (GBR)
言語:
英語 (EN)