文献
J-GLOBAL ID:200902259752132327
整理番号:06A0866067
低電圧ディジタル論理回路の漏えい電力削減のための基板バイアス発生器
Body Bias Generator for Leakage Power Reduction of Low-Voltage Digital Logic Circuits
著者 (5件):
JEONG Ji-Yong
(Korea Univ., Seoul, KOR)
,
KIM Gil-Su
(Korea Univ., Seoul, KOR)
,
SON Jong-Pil
(Korea Univ., Seoul, KOR)
,
RIM Woo-Jin
(Korea Univ., Seoul, KOR)
,
KIM Soo-Won
(Korea Univ., Seoul, KOR)
資料名:
Lecture Notes in Computer Science
(Lecture Notes in Computer Science)
巻:
4148
ページ:
350-359
発行年:
2006年
JST資料番号:
H0078D
ISSN:
0302-9743
資料種別:
会議録 (C)
発行国:
ドイツ (DEU)
言語:
英語 (EN)