文献
J-GLOBAL ID:200902260696739742
整理番号:07A0047404
マトリックスアーキテクチャをベースとする超並列プロセッサの設計と実装
The Design and Implementation of the Massively Parallel Processor Based on the Matrix Architecture
著者 (15件):
NODA Hideyuki
(Renesas Technol. Corp., Hyogo, JPN)
,
NAKAJIMA Masami
(Renesas Technol. Corp., Hyogo, JPN)
,
DOSAKA Katsumi
(Renesas Technol. Corp., Hyogo, JPN)
,
NAKATA Kiyoshi
(Renesas Technol. Corp., Hyogo, JPN)
,
HIGASHIDA Motoki
(Renesas Technol. Corp., Hyogo, JPN)
,
YAMAMOTO Osamu
(Renesas Technol. Corp., Hyogo, JPN)
,
MIZUMOTO Katsuya
(Renesas Technol. Corp., Hyogo, JPN)
,
TANIZAKI Tetsushi
(Renesas Technol. Corp., Hyogo, JPN)
,
GYOHTEN Takayuki
(Renesas Technol. Corp., Hyogo, JPN)
,
OKUNO Yoshihiro
(Renesas Technol. Corp., Hyogo, JPN)
,
KONDO Hiroyuki
(Renesas Technol. Corp., Hyogo, JPN)
,
SHIMAZU Yukihiko
(Renesas Technol. Corp., Hyogo, JPN)
,
ARIMOTO Kazutami
(Renesas Technol. Corp., Hyogo, JPN)
,
SAITO Kazunori
(Renesas Technol. Corp., Hyogo, JPN)
,
SHIMIZU Toru
(Renesas Technol. Corp., Hyogo, JPN)
資料名:
IEEE Journal of Solid-State Circuits
(IEEE Journal of Solid-State Circuits)
巻:
42
号:
1
ページ:
183-192
発行年:
2007年01月
JST資料番号:
B0761A
ISSN:
0018-9200
CODEN:
IJSCBC
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)