文献
J-GLOBAL ID:200902262815443892
整理番号:05A1041668
余剰ラッチのない2パターン試験のためのスキャン設計
Scan Design for Two-Pattern Test without Extra Latches
著者 (2件):
NAMBA Kazuteru
(Chiba Univ., Chiba-shi, JPN)
,
ITO Hideo
(Chiba Univ., Chiba-shi, JPN)
資料名:
IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers))
巻:
E88-D
号:
12
ページ:
2777-2785
発行年:
2005年12月01日
JST資料番号:
L1371A
ISSN:
0916-8532
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)