文献
J-GLOBAL ID:200902287504020842
整理番号:06A0384426
高性能完全空乏Siナノ細線(口径≦5nm)ゲート-オール-アラウンドCMOSデバイス
High-Performance Fully Depleted Silicon Nanowire (Diameter≦5nm) Gate-All-Around CMOS Devices
著者 (11件):
SINGH N.
(Inst. Microelectronics, Singapore)
,
AGARWAL A.
(Inst. Microelectronics, Singapore)
,
BERA L. K.
(Inst. Microelectronics, Singapore)
,
LIOW T. Y.
(Inst. Microelectronics, Singapore)
,
YANG R.
(Inst. Microelectronics, Singapore)
,
RUSTAGI S. C.
(Inst. Microelectronics, Singapore)
,
TUNG C. H.
(Inst. Microelectronics, Singapore)
,
KUMAR R.
(Inst. Microelectronics, Singapore)
,
LO G. Q.
(Inst. Microelectronics, Singapore)
,
BALASUBRAMANIAN N.
(Inst. Microelectronics, Singapore)
,
KWONG D.-L.
(Inst. Microelectronics, Singapore)
資料名:
IEEE Electron Device Letters
(IEEE Electron Device Letters)
巻:
27
号:
5
ページ:
383-386
発行年:
2006年05月
JST資料番号:
B0344B
ISSN:
0741-3106
CODEN:
EDLEDZ
資料種別:
逐次刊行物 (A)
記事区分:
短報
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)