文献
J-GLOBAL ID:201002242961635850
整理番号:10A0250813
DPWM制御回路のための時間遅れ抑制技術
A Time-Delay Suppression Technique for DPWM Control Circuit
著者 (4件):
ISHIZUKA Yoichi
(Nagasaki Univ., Nagasaki, JPN)
,
HIROSE Fumitoshi
(Nagasaki Univ., Nagasaki, JPN)
,
YAMADA Yusuke
(Nagasaki Univ., Nagasaki, JPN)
,
MATSUO Hirofumi
(Nagasaki Univ., Nagasaki, JPN)
資料名:
Intelec
(Intelec)
巻:
31st Vol.2
ページ:
1040-1045
発行年:
2009年
JST資料番号:
E0936A
ISSN:
2158-5210
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)