文献
J-GLOBAL ID:201002254315981039
整理番号:10A1165160
ディジタル誤り訂正によるSAR ADCアーキテクチャー
SAR ADC Architecture with Digital Error Correction
著者 (9件):
HOTTA Masao
(Tokyo City Univ., Tokyo, JPN)
,
KAWAKAMI Masayuki
(Tokyo City Univ., Tokyo, JPN)
,
KOBAYASHI Haruo
(Gunma Univ., Kiryu, JPN)
,
SAN Hao
(Tokyo City Univ., Tokyo, JPN)
,
TAKAI Nobukazu
(Gunma Univ., Kiryu, JPN)
,
MATSUURA Tatsuji
(Semiconductor Technol. Academic Res. Center, Yokohama, JPN)
,
ABE Akira
(Semiconductor Technol. Academic Res. Center, Yokohama, JPN)
,
YAGI Katsuyoshi
(Semiconductor Technol. Academic Res. Center, Yokohama, JPN)
,
MORI Toshihiko
(Semiconductor Technol. Academic Res. Center, Yokohama, JPN)
資料名:
IEEJ Transactions on Electrical and Electronic Engineering
(IEEJ Transactions on Electrical and Electronic Engineering)
巻:
5
号:
6
ページ:
651-659
発行年:
2010年11月
JST資料番号:
W1854A
ISSN:
1931-4973
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)