文献
J-GLOBAL ID:201202211434300809
整理番号:12A0273767
スイッチブロックなしの新しいメモリベース再構成可能アーキテクチャのための物理設計法
A Physical Design Method for a New Memory-Based Reconfigurable Architecture without Switch Blocks
著者 (6件):
NAKAMURA Masatoshi
(Graduate School of Information Sciences, Hiroshima City Univ.)
,
INAGI Masato
(Graduate School of Information Sciences, Hiroshima City Univ.)
,
TANIGAWA Kazuya
(Graduate School of Information Sciences, Hiroshima City Univ.)
,
HIRONAKA Tetsuo
(Graduate School of Information Sciences, Hiroshima City Univ.)
,
SATO Masayuki
(Taiyo Yuden Co., Ltd)
,
ISHIGURO Takashi
(Taiyo Yuden Co., Ltd)
資料名:
IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Information and Systems (Institute of Electronics, Information and Communication Engineers))
巻:
E95-D
号:
2
ページ:
324-334 (J-STAGE)
発行年:
2012年
JST資料番号:
L1371A
ISSN:
0916-8532
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)