文献
J-GLOBAL ID:201302252829069036
整理番号:13A0038285
Dual-Rail RSLメモリ方式を利用したサイドチャネル攻撃耐性を有するAES暗号回路
AES Cryptographic Circuit utilizing Dual-Rail RSL Memory Technique
著者 (4件):
橋本祐樹
(立命館大 大学院理工学研究科)
,
汐崎充
(立命館大 大学院総合理工学研究機構)
,
久保田貴也
(立命館大 大学院総合理工学研究機構)
,
藤野毅
(立命館大 理工)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
112
号:
324(ICD2012 76-85)
ページ:
43-48
発行年:
2012年11月20日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)