文献
J-GLOBAL ID:201402270996459801
整理番号:14A0409097
再構成可能データパスプロセッサのためのNb9層構造に基づいた大規模集積回路設計
Large-Scale Integrated Circuit Design Based on a Nb Nine-Layer Structure for Reconfigurable Data-Path Processors
著者 (12件):
FUJIMAKI Akira
(Nagoya Univ.)
,
TANAKA Masamitsu
(Nagoya Univ.)
,
KASAGI Ryo
(Nagoya Univ.)
,
TAKAGI Katsumi
(Nagoya Univ.)
,
OKADA Masakazu
(Nagoya Univ.)
,
HAYAKAWA Yuhi
(Nagoya Univ.)
,
TAKATA Kensuke
(Nagoya Univ.)
,
AKAIKE Hiroyuki
(Nagoya Univ.)
,
YOSHIKAWA Nobuyuki
(Yokohama National Univ.)
,
NAGASAWA Shuichi
(AIST)
,
TAKAGI Kazuyoshi
(Kyoto Univ.)
,
TAKAGI Naofumi
(Kyoto Univ.)
資料名:
IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers)
(IEICE Transactions on Electronics (Institute of Electronics, Information and Communication Engineers))
巻:
E97-C
号:
3
ページ:
157-165 (J-STAGE)
発行年:
2014年
JST資料番号:
L1370A
ISSN:
0916-8524
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)