文献
J-GLOBAL ID:201502211703721389
整理番号:15A0052114
メモリセル電位を適応的に降圧して書き込み動作範囲を低電圧化した1電源6-Tr CMOS SRAMの開発
A Low Supply Voltage Six-Transistor CMOS SRAM Employing Adaptively Lowering Memory Cell Supply Voltage for “Write” Operation
著者 (3件):
小林伸彰
(中央大 大学院理工学研究科)
,
伊藤隆祐
(中央大 大学院理工学研究科)
,
榎本忠儀
(中央大 大学院理工学研究科)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
114
号:
231(VLD2014 60-71)
ページ:
33-38
発行年:
2014年09月25日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)