文献
J-GLOBAL ID:201702231261710705
整理番号:17A0055041
ハイブリッドDRAM/NVMメモリアーキテクチャを用いた低エネルギーCPU/GPUヘテロシステムのためのメモリアクセスアルゴリズム【Powered by NICT】
Memory access algorithm for low energy CPU/GPU heterogeneous systems with hybrid DRAM/NVM memory architecture
著者 (7件):
Chien Tsai-Kan
(Department of Electrical Engineering, National Cheng Kung University, Taiwan)
,
Chiou Lih-Yih
(Department of Electrical Engineering, National Cheng Kung University, Taiwan)
,
Cheng Chieh-Wen
(Department of Electrical Engineering, National Cheng Kung University, Taiwan)
,
Sheu Shyh-Shyuan
(Electronic and Optoelectronic System Research Laboratories (EOSL), ITRI, Taiwan)
,
Wang Pei-Hua
(Electronic and Optoelectronic System Research Laboratories (EOSL), ITRI, Taiwan)
,
Tsai Ming-Jinn
(Electronic and Optoelectronic System Research Laboratories (EOSL), ITRI, Taiwan)
,
Wu Chih-I
(Electronic and Optoelectronic System Research Laboratories (EOSL), ITRI, Taiwan)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2016
号:
APCCAS
ページ:
461-464
発行年:
2016年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)