文献
J-GLOBAL ID:201702241381890131
整理番号:17A1942849
NIDSのPCREのパターンマッチングのFPGA実装とその高速化・省メモリ化
FPGA Implementation of Pattern Matching of PCRE for NIDS and its Acceleration and Memory Saving
著者 (3件):
福田真啓
(北陸先端科学技術大学院大)
,
福田真啓
(石川工高専)
,
井口寧
(北陸先端科学技術大学院大 情報社会基盤研究セ)
資料名:
電子情報通信学会技術研究報告
(IEICE Technical Report (Institute of Electronics, Information and Communication Engineers))
巻:
117
号:
279(RECONF2017 37-49)
ページ:
1-6
発行年:
2017年10月30日
JST資料番号:
S0532B
ISSN:
0913-5685
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
日本語 (JA)