文献
J-GLOBAL ID:201702278511259056
整理番号:17A0040921
組み立てたPCBにおけるオープン欠陥の電気的相互接続試験に対する内蔵テスト回路
A Built-in Test Circuit for Electrical Interconnect Testing of Open Defects in Assembled PCBs
著者 (7件):
Widiant
(Institute of Technology and Science, Tokushima University)
,
HASHIZUME Masaki
(Institute of Technology and Science, Tokushima University)
,
SUENAGA Shohei
(Institute of Technology and Science, Tokushima University)
,
YOTSUYANAGI Hiroyuki
(Institute of Technology and Science, Tokushima University)
,
ONO Akira
(Kagawa National College of Technology)
,
LU Shyue-Kung
(National Taiwan University of Science and Technology)
,
ROTH Zvi
(Florida Atlantic University)
資料名:
IEICE Transactions on Information and Systems (Web)
(IEICE Transactions on Information and Systems (Web))
巻:
E99.D
号:
11
ページ:
2723-2733(J-STAGE)
発行年:
2016年
JST資料番号:
U0469A
ISSN:
1745-1361
資料種別:
逐次刊行物 (A)
記事区分:
原著論文
発行国:
日本 (JPN)
言語:
英語 (EN)