文献
J-GLOBAL ID:201702287519700599
整理番号:17A1273629
畳込みニューラルネットワークのためのデータフローFPGAベースの加速器の設計法について【Powered by NICT】
On How to Design Dataflow FPGA-Based Accelerators for Convolutional Neural Networks
著者 (3件):
Natale Giuseppe
,
Bacis Marco
,
Santambrogio Marco Domenico
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2017
号:
ISVLSI
ページ:
639-644
発行年:
2017年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)