文献
J-GLOBAL ID:201802244021944802
整理番号:18A2041187
ネストRNSに基づくFPGA上の高速低電力ディープニューラルネットワーク:オブジェクト検出器への応用【JST・京大機械翻訳】
A High-speed Low-power Deep Neural Network on an FPGA based on the Nested RNS: Applied to an Object Detector
著者 (2件):
Nakahara Hiroki
(Tokyo Institute of Technology, Japan)
,
Sasao Tsutomu
(Meiji University, Japan)
資料名:
IEEE Conference Proceedings
(IEEE Conference Proceedings)
巻:
2018
号:
ISCAS
ページ:
1-5
発行年:
2018年
JST資料番号:
W2441A
資料種別:
会議録 (C)
記事区分:
原著論文
発行国:
アメリカ合衆国 (USA)
言語:
英語 (EN)